出版物・論文

ホーム > サポート > 出版物・論文
モーデックでは商業活動に加えて、半導体関連技術向上に貢献すべく、学術研究活動もしております。

出版物の紹介

「SPICE用コンパクトモデルの理論と実践」  

「CMOSモデリング技術」
~SPICE用コンパクトモデルの理論と実践~

 
青木 均 編著
嶌末 政憲 川原 康雄 著
 
定価 7,000円(税抜)
A5判・370 頁
ISBN 4-621-07664-7
丸善株式会社発行
 
 
 
丸善   アマゾン  
汎用回路シミュレータSPICEで用いているコンパクトモデリングをこれから学習したい、あるいは、より詳しい実践的な知識を得たい、回路設計技術者、半導体プロセス・デバイスなどの研究・開発関連の技術者、および学生を対象に、SPICEで使われているコンパクトモデルについて解説したわが国初めての書き下ろしの成書です。
MOSFETの既存モデルをマニュアルのように解説するだけではなく、ある部分ではモデルを開発する側に立って、またある場合にはモデルを使用するユーザの立場にたって検討・解説を行っており、より実践的で有用な内容になっています。
●主な内容
第1章 MOSFETの基礎物性とSPICE用コンパクトモデル
第2章 基礎的なMOSFETモデルの導出
第3章 サブミクロンMOSFET (BSIM1,2) モデルの概要
第4章 ディープサブミクロンMOSFET (BSIM3,4) モデル
第5章 ナノメータテクノロジー対応MOSFETモデル
第6章 MOSFETの物理モデルパラメータ抽出手法
第7章 RF MOSFETモデルの開発とパラメータ抽出
第8章 モデルパラメータBINNINGの手法
第9章 SOI-MOSFET (BSIMSOI3) モデル
第10章 SOI-MOSFETのモデルパラメータ抽出手法
第11章 統計解析モデリング概要
「シリコンFETのモデリング」  

「シリコンFETのモデリング」
~MOSFETとTFTの効果的なモデル抽出~

 
西 義雄 監修
青木 均 著
 
定価 4,800円(税抜)
A5判・289 頁
ISBN 4795297169
ISBN 9784795297166
アジソンウェスレイパブリッシャーズジャパン発行,1997
●主な内容
第1章 SPICE用モデルとモデルパラメータ抽出(序論;モデルについてほか)
第2章 FETの基礎的モデルとパラメータ抽出
(シリコンFETの物性;シリコン半導体の重要な物性についてほか)
第3章 MOSFETのモデルと抽出
第4章 新構造FETモデリングヘの応用
(a-Si TFTのモデリング;p-Si TFTのモデリングほか)
「デザインプロセスイノベーション」  

「デザインプロセスイノベーション」
~TTM (Time To Market) を最短にする次世代のハイテク製品開発プロセス~

 
根城寿、島田寛之、石橋良造 編著
西村吉雄 監修
 
定価 1,800円(税抜)
A5判・256 頁
ISBN 4-8222-0234-8
日経BP社 発行
規模が大きくなる一方、製品の世代交代が激しくなり、TTM (Time to Market) が求められるハイテク製品開発。もはやこれまでの開発手法では、製品リリースが遅れるばかりか、リリースができないこともあり得ます。
開発手法の変化にともない、ハードウェア、ソフトウェア、システム設計、マネジメントの各段階で、新たに発生した問題とその解決手法を、具体的に提案。
エンジニアからマネジメント層まで、製品開発に関わるすべての人が必読の書です。
「回路シミュレーション技術とMOSFETモデリング」  

「回路シミュレーション技術とMOSFETモデリング」

 
三浦道子、名野隆夫、盛健次 著
 
定価 56,000円(税抜)
402 頁
ISBN 978-4898080405
リアライズ理工センター(サイペック株式会社)発行
 
 
 
 
 
アマゾン      

その他の書籍、訳書

Zhiping Yu ほか共著 「Technology CAD:Computer Simulation of IC Processes and Devices」,Kluwer Academic Publishers, ISBN0-7923-9379-1,1993年
J.A.Connelly、P.Choi著 青木 訳、「SPICEによる回路設計」、トッパン、ISBN4-8101-8567-2、1994年

論文

2012 Hitoshi Aoki and Masanori Shimasue, “Self-Heating characterization of Multi-Finger MOSFETs used for RF-CMOS applications” IET 2012. PDF
2012 Hitoshi Aoki and Akira Matsuzawa, “n-Channel Metal-Oxide Semiconductor Field-Effect Transistor Modeling in Forward Body Bias Condition for Low Voltage Complementary Metal-Oxide-Semiconductor Circuits Design” Jpn. J. Appl. Phys. 51 (2012) 044301. PDF
2010 Hitoshi Aoki,Masanori Shimasue, Masaya Miyahara,and Akira Matsuzawa “A Forward Body Bias Characterization for Low Voltage CMOS Circuits”, IEEE SSDM Sep.2010. PDF
2008 Dongxu Yang, Li Zhang, Yan Wang, Zhiping Yu, Masanori Shimasue, Hitoshi Aoki, “An Efficient Compact Model for LDMOS with Self-Heating Effects,” ICSICT 2008. PDF
2007
12.
Ximeng Guan, Ming Zhang, Qiang Liu, and Zhiping Yu, “Simulation lnvestigation of Double-Gate CNR-MOSFETs with a Fully Self-Consistent NEGF and TB Method,” to be presented in lEDM, Washington DC, Dec. 2007. PDF
2007 Hitoshi Aoki, “最新MOSFETデバイスモデリングとシミュレーション,” 電子情報通信学会誌, vol. 90, no. 2, 2007.  
2007
1.
Lu Gan, Zuochang Ye, Chao Jiao, and Zhiping Yu, “Macro-Modeling of NQS using Model-Order-Redudon(MOR)for Nonlinear Systems,” 4th lnt'l Workshop on Compact Modeling(IWCM)Yokohama, Japan, Jan. 2007.  
2006
9.
Hitoshi Aoki and Masanori Shimasue, “Gate Capacitance Analysis of Mulri-finger MOSFETs for RF Applications” IEEE SSDM Sep. 2006.  
2004
7.
Hitoshi Aoki, “Leaky Large Area Gate Capacitance Extraction for Nanometer CMOS Technology Used for RF Applications,” lnvited for Paper Presentation at the section of CMOS Modeling and Parameter Extraction, IMFEDK(lnternational Meeting for Future of Electron Devices, Kansai)2004, July 2004. PDF
2004
6.
Masanori Shimasue, Yasuo Kawahara, and Hitoshi Aoki, “Gate-to-Bulk Overlap Capacitance Extraction and Circuit Verification,” IEICE Trans. Electronics vol.E87-C, no.6, pp. 929-932, Jun. 2004. PDF
2004
3.
Masanori Shimasue, Yasuo Kawahara, and Hitoshi Aoki, “An Accurate Measurement and Extraction Method of Gate to Substrate Overlap Capacitance,” Proc. IEEE 2004 Int. Conference on Microelectronic Test Structures, pp. 293-296, March 2004. PDF
2004
1.
Masanori Shimasue and Hitoshi Aoki, “Practical Design and Modeling Procedure of Test Structures for Microwave Bare-Chip Devices,” IEICE Trans. Electronics, vol. E87-C no.1 pp.60-65 Jan. 2004 PDF
2002 Masanori Shimasue, Yasuo Kawahara, and Hitoshi Aoki, “A Novel Diffusion Capacitance Characterization Technique for the Parasitic BJT in PD SOI MOSFET's,” IEEE SSDM 2002.  
2002
2.
Hitoshi Aoki, “Bias and Geometry Dependent Flicker Noise Characterization for n-MOSFET's,” IEICE Trans. Electronics, vol. E85-C, no. 2, pp. 408-414, Feb. 2002. PDF
2001
3.
Hitoshi Aoki and Masanori Shimasue, “Channel Width and Length Dependent Flicker Noise Characterization for n-MOSFETs,” Proc. IEEE 2001 Int. Conference on Microelectronic Test Structures, vol. 14, Mar. 2001. PDF
2001
3.
Hitoshi Aoki, “Model Parameter Extractions for Recent CMOS Devices,” Tutorial Short Course, IEEE 2001 Int. Conference on Micrroelectronic Test Structures, Mar. 2001.  
1999
6.
Hitoshi Aoki and Zhiping Yu, “A TFT-LCD Simulation Method using Pixel MacroModels,” IEICE Trans. Electronics, vol.E82-C, no. 6, pp. 1025-1030, Jun. 1999. PDF
1999
6.
Hitoshi Aoki and Masanori Shimasue, “Noise Characterization of MOSFETs for RF Oscillator Design,” Proc. 1999 IEEE MTT-S International Microwave Symposium, Jun. 1999. PDF
1999
5.
Hitoshi Aoki, “Timing Measurement and Simulation of a TFT-LCD Panel Using Pixel Macro Models,” Proc. SID '99, May 1999. PDF
1999 嶌末政憲, 青木均, “MOSFETの1/f 雑音測定とモデリング,” 信学論(C-II) ,vol. J82-C-II, no. 7, pp. 385-391, 1999. PDF
1999
5.
青木均, “a-Si TFTのフリッカーノイズ測定とモデリング,” 信学諭(C-I, II),vol. J82-C-II, no. 5, pp. 284-285, May 1999. PDF
1998
3.
Rajesh R. Divecha, Brian E. Stine, Duane O. Ouma, Eric C. Chang, Duane S. Boning, James E. Chung, Osamu S. Nakagawa, Hitoshi Aoki, Gary Ray, Donald Bradbury, and Soo-Young Oh, “Novel Statistical Metrology Framework for ldentifying Sources of Variation in Oxide Chemical-Mechanical Polishing,” J. Electrochem. Soc., vol. 145, no. 3, pp.1052-1059, Mar. 1998. PDF
1997 James C. Chen, Dennis Sylvester, Chenming Hu, Hitoshi Aoki, Sam Nakagawa, and Soo-Young 0h, “An On-Chip, lnterconnect Capacitance Characterization Method with Sub-Femto-Farad Resolution,” Proc. IEEE 1997 Int. Conference on Microelectronic Test Structures, vol. 10, Mar. 1997. PDF
1996
1.
Hitoshi Aoki, “Dynamic Characterization of a-Si TFT-LCD Pixels,” IEEE Trans. Electron Devices, vol. 43, no. 1, pp. 31-39, Jan. 1996. PDF
1995 Peter M. O' Neill, Peter George, and Hitoshi Aoki, “A Complete CMOS SPICE Model Generation System,” Proc. HP Design Technology Conference, 1995.  
1994 Hitoshi Aoki and Peter M. O' Neill, “CMOS Dynamic Characterization Using A Ring Oscillator,” Proc. SEMATECH Compact Modeling Workshop, 1994.  
1993 Hitoshi Aoki and Ebrahim Khalily, “A New Semi-Empirical Model for Amorphous Silicon Thin-Film-Transistors,” Proc. 1993 International Workshop On VLSI Process and Device Modeling(VPAD), IEEE.  
1990
7.
青木均, “パッケージトランジスタのSパラメータ測定,” 信学論(C-II), vol. J73-C-II, no. 7, pp.432-435, Jul. 1990. PDF