先月からご説明させて頂いております、究極の回路設計検証／先導ツール "VELEADE" につきまして、今回は先導ツールの機能の1つである、素子特性乖離情報に基づいた設計指針出力機能をご紹介します。
VELEADE最大の機能であるシミュレーション結果の検証機能は、実測に基づいて構築したデータベースファイルより、シミュレーション結果における各アクティブデバイスの動作点をデータベースから算出される”真の動作点”と比較し、誤差情報として出力することです。
素子特性乖離情報に基づいた設計指針出力機能ではさらに、誤差を有するデバイスに対して設計で求められる各特性を満たすデザインパラメータをデータベースより算出することが可能です。
対象となるターゲットパラメータは電流のみではなく、相互コンダクタンス、出力コンダクタンス、出力インピーダンス等様々なデバイスパラメータを求められます。
この設計指針により設計者は、各アクティブデバイスの最適なサイズなどを検討する事ができ、どの部分が設計にクリティカルに影響しているのかをすばやく判断することが可能です。
初期段階においてクリティカル部分を特定することで、設計期間が短縮でき、設計環境の効率化につながることは確実です。
今回ご紹介致しましたVELEADEの持つ設計指針出力機能、前回ご紹介致しました検証機能で、お客様のアナログ回路設計時間、効率の向上にお役立て頂けると確信いたします。
次回はさらにコーナ情報の算出機能をご紹介しますのでご期待下さい。